1.一种有待由变址寄存器的内容来修改的地址。

2.（81）在数字通信中移位寄存器应用极其广泛。

3.本文介绍了一种使用非最长周期序列的非定长线性反馈移位寄存器作为数字系统内部测试生成器的方案，并给出了设计这种测试生成器的设计过程和算法。

4.一种移位寄存器,按定时信号逐级传送信息.

5.提出了一种钟控密钥流生成器模型，该模型由三个线性移位寄存器组成，且相互控制。

6.除了全局寄存器分配以外，还实现了一个在基本块上的局部寄存器分配。

7.装载寄存器的逻辑同样用于使能三态缓冲器。

8.SPU具有128个通用寄存器，每个寄存器都是128位宽。

9.对于某个程序被取消后的第一个调用，或对于某个方法调用，编译器会初始化这些专用寄存器的字段，将它们作为初始值。

10.移位寄存器、传输门的设计，并用仿真软件进行了仿真验证。

11.循环展开是一个可能导致JIT分配寄存器出现问题的转换的例子。

12.必须首先读取状态字寄存器的内容。

13.介绍了差分跳频技术的特点，构造了一类基于回归移位寄存器的频率转移函数。

14.（71）针对有效值限制测试由前面的寄存器地址请求返回的值。

15.我的设计目标就是最后的芯片数一定要尽量少,更准确的说,是要让最后的电路板尽量小,因此,这些小不点的串行移位寄存器中标了.

16.基于代数演算法的圆弧插补器，只要改变相应的几个寄存器的予置常数，就可直接插补非圆二次曲线。

17.这样，一个线程就是一个程序计数器、一个堆栈和一系列的寄存器。

18.它可与传统的三值模和电路配合，即可实现三值线性反馈移位寄存器。

19.通过对多种全加器和寄存器的实现方法进行了比较研究，选择了功耗最低的全加器和寄存器。

20.因此，使用基指针寻址模式，我们可以指定寄存器X作为基指针，8作为偏移量。

21.序数型结果返回时,如果可能,都在CPU寄存器中.

22.（49）一种移位寄存器,按定时信号逐级传送信息.

23.地址总线被处理器用来选择在特定外设中的存储器地址或寄存器。

24.（31）当最后借位为1时,将被减数重新存入被除数存贮寄存器.

25.（47）双极型移位寄存器可分为单向和双向两种。

26.在数字通信中移位寄存器应用极其广泛。

27.当在内嵌汇编程序中实现构造器或析构器时,应确认保持DL寄存器.

28.ICS1523是一种高性能可编程行同步信号发生器，它带有一个I2C串行总线接口，可以方便地对内部寄存器进行配置，能产生用户需要的同步信号。

29.双极型移位寄存器可分为单向和双向两种。

30.用第i位原码和第一个寄存器值模二加.

31.（23）每来一个时钟脉冲，N位加法器将频率控制数据M与相位寄存器输出的累加相位数据相加，并将结果送相位寄存器输入端。

32.为了让图像加速卡能够知道哪些输入寄存器应该载入哪些数据，就需要使用着色器声明。

33.硬件的设计中涉及了各类IC之间的接口，计数器或寄存器与发光二极管的接口，以及直流稳压电源输出和振荡电路输出的接口。

34.分析了卷积交织原理和交织器中移位寄存器的工作方式。

35.这些多项式是从原始多项式导出的，该原始多项式定义了能够生成伪随机数的线性反馈移位寄存器的反馈函数。

36.（3）因此，使用基指针寻址模式，我们可以指定寄存器X作为基指针，8作为偏移量。

37.该粗调环路由数字电路设计实现，包含逐次逼近寄存器和新结构的频率比较单元两个模块。

38.第一信号产生装置可以包括移位寄存器。

39.作为蓝牙模块和主机间的软硬件接口HCI，可对控制基带与链路控制器、链路管理器、状态寄存器等硬件提供统一接口。

40.（7）这个寄存器的默认值是一个空字符串。

41.（42）用移位寄存器对单一序列易于控制，对其它的控制较为困难。

42.每来一个时钟脉冲，N位加法器将频率控制数据M与相位寄存器输出的累加相位数据相加，并将结果送相位寄存器输入端。

43.（69）一种硬件寄存器,其中保存有系统页表的物理地址.

44.BBD器件是一种MOS结构的电荷模拟移位寄存器，它可以完成对模拟信号的精确延迟。

45.（48）你也能设置断点并检查特定内存地址或寄存器的内容。

46.寄存器：寄存器是一些直交参加运算并且两头运算成果的组件。

47.（66）对于某个程序被取消后的第一个调用，或对于某个方法调用，编译器会初始化这些专用寄存器的字段，将它们作为初始值。

48.（32）这些多项式是从原始多项式导出的，该原始多项式定义了能够生成伪随机数的线性反馈移位寄存器的反馈函数。

49.（59）在内建自测试中，针对随机向量测试，本文提出了一种通过输出信号分组压缩来减少多输入特征寄存器MISR的硬件开销的方法。

50.本文给出了有限域上多项式的友矩阵的某些性质，及其在计算线性移位寄存器序列的周期和循环码的最小长度的应用。