1.用第i位原码和第一个寄存器值模二加.

2.（33）此外，暂存器可以访问的1个字节的上限和下限报警触发寄存器。

3.CPU的基本部件由运算器，控制器和寄存器三部分组成。

4.除错监视程序提供一个简单的命令集来显示和内存地址和寄存器、建立和移除断点，并且运行你的程序。

5.（51）BBD器件是一种MOS结构的电荷模拟移位寄存器，它可以完成对模拟信号的精确延迟。

6.一种硬件寄存器,其中保存有系统页表的物理地址.

7.（46）第一信号产生装置可以包括移位寄存器。

8.一种有待由变址寄存器的内容来修改的地址。

9.包含下一条要指令地址的器中的寄存器。也叫程序计数器。

10.（48）你也能设置断点并检查特定内存地址或寄存器的内容。

11.我的设计目标就是最后的芯片数一定要尽量少,更准确的说,是要让最后的电路板尽量小,因此,这些小不点的串行移位寄存器中标了.

12.装载寄存器的逻辑同样用于使能三态缓冲器。

13.来自一个寄存器范围的预期响应值的数据类型。

14.单字或双字大小的转移并不需要这最后的一条指令，原因是它们的首选槽总是在寄存器的开始。

15.（55）CPU的基础部件由运算器，控制器和寄存器三局部组成。

16.（65）地址总线被处理器用来选择在特定外设中的存储器地址或寄存器。

17.针对有效值限制测试由前面的寄存器地址请求返回的值。

18.（77）当在内嵌汇编程序中实现构造器或析构器时,应确认保持DL寄存器.

19.（76）通过采用调试接口电路的流水线映像寄存器组和特殊数据通路，可以避免在CPU关键路径上插入扫描链实现“非侵入性”的调试功能。

20.这样，一个线程就是一个程序计数器、一个堆栈和一系列的寄存器。

21.（10）该粗调环路由数字电路设计实现，包含逐次逼近寄存器和新结构的频率比较单元两个模块。

22.（32）这些多项式是从原始多项式导出的，该原始多项式定义了能够生成伪随机数的线性反馈移位寄存器的反馈函数。

23.当访问内存位置或寄存器时，在地址总线上的真实的地址。

24.（13）整个解释器的核心是一个虚拟的寄存器机器，及其支持的一套基本指令集。

25.在通信协议中，主要实现了双向数据缓冲器、数据移位寄存器、时钟控制电路以及奇偶校验等功能。

26.每来一个时钟脉冲，N位加法器将频率控制数据M与相位寄存器输出的累加相位数据相加，并将结果送相位寄存器输入端。

27.这是用非门和7位的移位寄存器很容易实现。

28.（36）CPU的基本部件由运算器，控制器和寄存器三部分组成。

29.（14）通过配置机制来访问该设备的配置空间的某个寄存器，配置机制是由PCI桥的两个内部寄存器实现的。

30.（41）装载寄存器的逻辑同样用于使能三态缓冲器。

31.内部寄存器结构和外部接口，并详细阐述了AD7714与M68HC11系列单片机的接口技术。

32.（34）该设计也可以用三态缓冲器代替寄存器。

33.（74）SPU具有128个通用寄存器，每个寄存器都是128位宽。

34.在数字通信中移位寄存器应用极其广泛。

35.（2）基于代数演算法的圆弧插补器，只要改变相应的几个寄存器的予置常数，就可直接插补非圆二次曲线。

36.（43）循环展开是一个可能导致JIT分配寄存器出现问题的转换的例子。

37.（26）它可与传统的三值模和电路配合，即可实现三值线性反馈移位寄存器。

38.（72）CPU有一个累加寄存器用于临时存储数据。

39.（9）由于SPU有128个寄存器，所以它可以存储大量临时值和中间值，而无需像其他架构一样，必须加载和向内存转存。

40.从那里，您可以设置断点、检查寄存器、查看仿真器事件队列等。

41.有关更多信息,请参见如何:显示和隐藏寄存器组.

42.BBD器件是一种MOS结构的电荷模拟移位寄存器，它可以完成对模拟信号的精确延迟。

43.双向移位寄存器是一种中规模集成电路，可构成移位寄存器型计数器。

44.（35）本文给出了有限域上多项式的友矩阵的某些性质，及其在计算线性移位寄存器序列的周期和循环码的最小长度的应用。

45.另一个办法是使用rm命令修改指令指针寄存器，然后只要输入go。

46.为了让图像加速卡能够知道哪些输入寄存器应该载入哪些数据，就需要使用着色器声明。

47.（71）针对有效值限制测试由前面的寄存器地址请求返回的值。

48.通过对多种全加器和寄存器的实现方法进行了比较研究，选择了功耗最低的全加器和寄存器。

49.硬件的设计中涉及了各类IC之间的接口，计数器或寄存器与发光二极管的接口，以及直流稳压电源输出和振荡电路输出的接口。

50.作为蓝牙模块和主机间的软硬件接口HCI，可对控制基带与链路控制器、链路管理器、状态寄存器等硬件提供统一接口。